在AI算力快速发展的时代，数据中心的信息处理量持续增长。随着网络架构从800G向1.6T及更高演进，单通道PAM4信号速率突破112Gbps并向224Gbps迈进，物理层传输面临更高要求。此时，时钟源的抖动大小直接影响信号质量。

针对这一需求，泰晶科技发布625MHz超低抖动差分晶振。该产品采用自主研发的光刻高基频（High-Frequency Fundamental）晶片技术，实现625MHz真基频输出，在12kHz~20MHz积分区间内，相位抖动典型值为15fs。该产品为DSP、SerDes提供参考时钟，避免了传统锁相环（PLL）倍频可能引入的杂散与相位噪声。

核心性能指标

• 频率：625MHz

• 输出类型：差分（LVPECL/LVDS）

• 相位抖动：15fs typ.（12kHz~20MHz）

• 工作温度范围：-40℃至85℃

• 封装：标准SMD封装

面向224G光通信应用

在光通信向1.6T/单波400G（224Gbps PAM4）演进的过程中，传统的156.25MHz或312.5MHz倍频时钟方案面临挑战。泰晶科技625MHz差分晶振提供的15fs低抖动，在224G单波方案中占单位间隔（UI约8.9ps）的比例较小，有助于为DSP提供较干净的采样时钟。真基频技术避免了跨时钟域的不稳定因素，降低了DSP内部CDR（时钟数据恢复）失锁的风险。

15fs低抖动的系统级优势

• 有助于提升Pre-FEC信噪比余裕：在高速PAM4链路中，较低的时钟抖动有利于改善发射端（Tx）的信号完整性，为接收端DSP算法提供更清晰的判决窗口。

• 增强链路与环境适配能力：低抖动有助于补偿高速链路中的确定性抖动，可提升光模块Tx端眼图质量，增强对高损耗PCB板材及长距离、高密度插拔场景的适应性。

• 优化CDR压力与系统功耗：低抖动时钟输入可以减少DSP/SerDes内部抖动消除算法的负担，减轻均衡器和CDR电路的处理压力，有助于控制芯片组功耗，缓解高密度光模块的散热挑战。

典型应用场景

• 1.6T/3.2T高端光模块：为核心DSP和Driver驱动芯片提供625M基频参考，支撑单波224G PAM4信号的传输。

• AI计算集群与高速交换：为超算内部的高速协议互连、NVLink及下一代以太网交换芯片提供低抖动参考时钟。

• 相干光通信与高阶互连：低相位噪声适用于相干光通信中高阶调制（如16QAM/64QAM），有助于优化EVM（误差矢量幅度）性能。

• 高频雷达与测试测量：可用于多通道相控阵雷达波束合成及高端示波器ADC采样。

泰晶科技通过底层材料与光刻工艺的突破，为全球高速网络基础设施提供国产化时钟解决方案。